(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開2001-119277

(P2001-119277A) (43) 公開日 平成13年4月27日(2001.4.27)


(51) Int. CI. 識別記号 F I テーマコード(参考) нозк 5/12 нозк 5/12 BEST AVAILABLE COPY . O L 請求項の数 10 (全 14 頁) (21) 出願番号 特願平11-295755 (71) 出願人 000004237 日本電気株式会社 (22) 出願日 平成11年10月18日(1999.10.18) 東京都港区芝五丁目7番1号 (72) 発明者 坂本 文彦 東京都港区芝五丁目7番1号 日本電気株式 会社内 (74) 代理人 100105810 弁理士 根本

(54)【発明の名称】スルーレート調整可能な出力回路を備えた半導体回路およびその調整方法ならびに自動調整装置

(57)【要約】

【課題】回路製造技術の複雑化を招かずに、容易かつ精 度良く出力回路のスルーレートを調整可能とする。

【解決手段】モード制御端子8にハイレベル信号を供給 して、スルーレート調整用パルスをレプリカゲート6に 供給させ、スイッチ部7によって、観測端子9における スルーレートが所望値となるように設定する。すると、 出力回路と同一構成で同一半導体基板上に形成されたレ プリカゲート6は、このスイッチ部7の操作によって発 生されたデジタル信号に基づいてスルーレートが設定さ れる。また、出力回路4a、4b、…、4nは、そのス ルーレートがレプリカゲート6のスルーレートと同じ値 となるように調整される。



【特許請求の範囲】

【請求項1】 所定機能を実現するための内部回路から の信号を半導体基板外部への出力信号とするスルーレー ト調整可能な出力回路を備えた半導体回路において、

前記出力回路と同一構成で、前記出力回路と同一半導体 基板上に設けられたレブリカゲートと、

前記レプリカゲートのスルーレートを観測するための観

スルーレート調整モードが指定されると、前記レブリカ ゲートにスルーレート調整用パルスを供給するスルーレ 一ト調整用パルス発生手段と、

前記観測端子で観測される前記レプリカゲートのスルー レートを設定するための設定信号を発生させるための設 定手段と、を備え、

前記レプリカゲートは、前記設定信号に基づいてそのス ルーレートが設定されると共に、前記出力回路は、その スルーレートが前記レプリカゲートのスルーレートと同 じ値となるように調整されるように構成される、ことを 特徴とするスルーレート調整可能な出力回路を備えた半 ~ 導体回路。

【請求項2】 所定機能を実現するための内部回路から の信号を半導体基板外部への出力信号とするスルーレー ト調整可能な出力回路を備えた半導体回路において、

前記出力回路と同一構成で、前記出力回路と同一半導体 基板上に設けられたレプリカゲートと、

前記レプリカゲートのスルーレートを観測するための観

前記レプリカゲートにスルーレート調整用パルスを供給 するためのスルーレート調整用パルス供給端子と、

前記観測端子で観測される前記レプリカゲートのスルー レートを設定するための設定信号を発生させるための設 定手段と、を備え、

前記レプリカゲートは、前記設定信号に基づいてそのス ルーレートが設定されると共に、前記出力回路は、その スルーレートが前記レプリカゲートのスルーレートと同 じ値となるように調整されるように構成される、ことを 特徴とするスルーレート調整可能な出力回路を備えた半 導体同路。

【請求項3】 請求項1および2のいずれかに記載のス ルーレート調整可能な出力回路を備えた半導体回路にお

前記レプリカゲートは、受信したデジタル信号に基づい て抵抗値を変化させることによってスルーレート設定が 可能に構成され、

前記設定手段は、スイッチ操作に応じて発生されるデジ タル信号を前記レプリカゲートに送信する手段である、 ことを特徴とするスルーレート調整可能な出力回路を備 えた半導体同路。

【請求項4】 請求項1に記載のスルーレート調整可能 な出力回路を備えた半導体回路のスルーレート調整方法

であって、

スルーレート調整モードを指定して、前記スルーレート 調整用パルス発生手段から前記レプリカゲートにスル― レート調整用パルスを供給させ、

前記設定手段によって、前記観測端子で観測される前記 レプリカゲートのスルーレートが所望値となるように設 定する、スルーレート調整可能な出力回路を備えた半導 体回路のスルーレート調整方法。

【請求項5】 請求項2に記載のスルーレート調整可能 10 な出力回路を備えた半導体回路のスルーレート調整方法 であって.

前記スルーレート調整用パルス供給端子を介して、前記 レプリカゲートに前記スルーレート調整用パルスを供給

前記設定手段によって、前記観測端子で観測される前記 レプリカゲートのスルーレートが所望値となるように設 定する、スルーレート調整可能な出力回路を備えた半導 体回路のスルーレート調整方法。

【請求項6】 所定機能を実現するための内部回路から 20 の信号を半導体基板外部への出力信号とするスルーレー ト調整可能な出力回路を備えた半導体回路において、

前配出力回路と同一構成で、前配出力回路と同一半導体 基板上に設けられたレプリカゲートと、

前記レプリカゲートのスルーレートを観測するための観

スルーレート調整モードが指定されると、前記レプリカ ゲートにスルーレート調整用パルスを供給するスルーレ 一ト調整用パルス発生手段と、

前記観測端子で観測される前記レプリカゲートのスルー 30 レートを設定するために、所定変更パターンで変更され るデジタル信号を供給するための端子群と、

前配所定変更パターンで変更されるデジタル信号の内。 前記レプリカゲートのスルーレートが所望値となるよう に設定するためのデジタル信号を不揮発的に記憶するメ モリと、を備え、

前記レプリカゲートは、前記端子群を介して供給される デジタル信号に基づいてスルーレートが設定されると共 に、前記出力回路は、前記メモリに記憶されたデジタル 信号に基づいてスルーレートが調整されるように構成さ 40 れる、ことを特徴とするスルーレート調整可能な出力回 路を備えた半導体回路。

【請求項7】 請求項6に記載のスルーレート調整可能 な出力回路を備えた半導体回路のスルーレート自動調整 装置であって、

前記観測端子からの観測信号を計測する計測手段と、 自動調整に関する制御を行なう制御手段と、を備え、 前記制御手段は、

前記スルーレート調整モードを指定して、前記スルーレ 一ト調整用パルス発生手段から前記レブリカゲートにス 50 ルーレート調整用パルスを供給させ、

前記端子群に供給するデジタル信号を前記所定変更パターンで変更させて、前記計測手段による計測結果が所望値のスルーレートとなるようなデジタル信号を決定し、この決定したデジタル信号を前記メモリに書き込む、ことを特徴とするスルーレート調整可能な出力回路を備えた半導体回路のスルーレート自動調整装置。

【請求項8】 所定機能を実現するための内部回路からの信号を半導体基板外部への出力信号とするスルーレート調整可能な出力回路を備えた半導体回路において、

前記出力回路と同一構成で、前記出力回路と同一半導体基板上に設けられたレプリカゲートと、

前記レプリカゲートのスルーレートを観測するための観 測端子と、

前記レプリカゲートにスルーレート調整用パルスを供給 するためのスルーレート調整用パルス端子と、

前配観測端子で観測される前配レプリカゲートのスルーレートを設定するために、所定変更パターンで変更されるデジタル信号を供給するための端子群と、

前配所定変更パターンで変更されるデジタル信号の内、

前記レブリカゲートのスルーレートが所望値となるように設定するためのデジタル信号を不揮発的に記憶するメモリと、を備え、

前記レプリカゲートは、前記端子群を介して供給されるデジタル信号に基づいてスルーレートが設定されると共に、前記出力回路は、前記メモリに記憶されたデジタル信号に基づいてスルーレートが調整されるように構成される、ことを特徴とするスルーレート調整可能な出力回路を備えた半導体回路。

【請求項9】 請求項8に記載のスルーレート調整可能な出力回路を備えた半導体回路のスルーレート自動調整装置であって、

前記観測端子からの観測信号を計測する計測手段と、 自動調整に関する制御を行なう制御手段と、を備え、 前配制御手段は、

前記スルーレート調整用パルス供給端子を介して、前記 レプリカゲートに前記スルーレート調整用パルスを供給 し、

前記端子群に供給するデジタル信号を前記所定変更パターンで変更させて、前記計測手段による計測結果が所望値のスルーレートとなるようなデジタル信号を決定し、この決定したデジタル信号を前記メモリに書き込む、ことを特徴とするスルーレート調整可能な出力回路を備えた半導体回路のスルーレート自動調整装置。

【請求項10】 請求項7および9のいずれかに記載の スルーレート調整可能な出力回路を備えた半導体回路の スルーレート自動調整装置において、

前記制御手段は、さらに、自動スルーレート調整に関する時間の統計処理を行なって、その結果を出力手段に出力させる手段である、ことを特徴とするスルーレート調整可能な出力回路を備えた半導体回路のスルーレート自

動調整装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スルーレート調整可能な出力回路を備えたデータ伝送回路等の半導体回路、および、この半導体回路のスルーレート調整方法、ならびに、この半導体回路のスルーレート自動調整装置に関する。

[0002]

10 【従来の技術】例えばデータ伝送回路等の半導体回路にあっては、データの伝送周期を短くしてデータ伝送を高速化するため、このデータ伝送回路の出力段を構成する出力回路からの出力信号のスルーレートを大きくすることが望まれる。しかし、スルーレートを大きくしていくと、伝送媒体の周波数特性の影響によって、伝送波形に歪が生じてしまう。このようなデータ伝送の高速化と伝送金の抑制とを両立させるためには、出力回路からの出力信号のスルーレートが或る規定値内におさまるようにして回路設計を行なう必要がある。

20 【0003】しかし、このような回路設計を行なって も、出力回路の製造ばらつきや経年変化によって、スル ーレートが所望のものとならない場合があり、これに対 処すべく特開平8-97693号公報において、出力パ ッファ補償回路に関する技術が開示されている。

【0004】この出力バッファ補償回路は、内部回路P2内の半導体素子の少なくとも電流駆動能力を、これと同一基板P3上に形成したリングオシレータによって検出し、この検出結果に応じて、出力バッファを構成する可変抵抗素子の可変抵抗値を制御して、スルーレートを30 補正するものであった。また、この補正の際の制御信号は、カウンタや2つのD/A変換器を用いて生成し、可変抵抗素子としてはMOSトランジスタを用いていた。

【発明が解決しようとする課題】この公報記載の出力バ

ッファ補償回路にあっては、リングオシレータによって 内部回路P2内の半導体素子の電流駆動能力を検出する ものであり、オームの法則(電流=電圧/抵抗)を考慮 すると、電流をどれだけ流すことができるかという電流 駆動能力の検出は、換含すれば、抵抗値がどのような値 になっているかを検出することとなる。したがって、確 かに、電流駆動能力を検出することによってスルーレー ト補正を行なうと、内部回路やリングオシレータに用い られているトランジスタと同一タイプのトランジスタで 出力バッファを構成した場合、出力バッファ内のトラン ジスタの抵抗分ばらつきを考慮したスルーレート補正が 可能となることが期待できる。

【0005】しかしながら、スルーレートの大きさは、抵抗値と出力バッファ内の寄生容量との積である時定数によって定まるため、寄生容量の影響を考慮した設計としなければ出力バッファ全体での正確なスルーレート調

50. 整を行なうことができないという問題があった。また、

20

- 5

上記公報記載の技術によれば、スルーレート補正のため の制御信号を生成するために、少なくとも2つのD/A 変換器を用いているが、D/A変換器の精度を確保し て、目標とする可変抵抗値を精度良く設定するには、回 路規模が大きくなったり、制御回路製造のための特別な 回路製造技術が必要になるといった問題もあった。

【〇〇〇6】本発明は、このような従来の課題に鑑みて なされたものであり、回路製造技術の複雑化を招かず に、容易かつ精度良く出力回路のスルーレートを所望値 に調整可能な半導体回路やそのスルーレート調整方法を 提供することを目的とする。

【〇〇〇7】また、本発明の他の目的は、スルーレート 調整可能な出力回路を備える半導体回路のスルーレート を自動調整可能な装置を提供することにある。

【課題を解決するための手段】上記目的を達成するため に、請求項1に係る発明は、所定機能を実現するための。.... 内部回路からの信号を半導体基板外部への出力信号とす るスルーレート調整可能な出力回路を備えた半導体回路 において、前記出力回路と同一構成で、前記出力回路と - 同一半導体基板上に設けられたレプリカゲートと、前記 レプリカゲートのスルーレートを観測するための観測端 子と、スルーレート調整モードが指定されると、前記レ プリカゲートにスルーレート調整用パルスを供給するス ルーレート調整用パルス発生手段と、前記観測端子で観 測される前記レプリカゲートのスルーレートを設定する ための設定信号を発生させるための設定手段と、を備 え、前記レプリカゲートは、前記設定信号に基づいてそ のスルーレートが設定されると共に、前配出力回路は、 そのスルーレートが前記レプリカゲートのスルーレート と同じ値となるように調整されるように構成されるよう にした。

【〇〇〇8】スルーレート調整モードが指定されること によってスルーレート調整用パルス発生手段から供給さ れたスルーレート調整用パルスが供給されたレプリカゲ ートのスルーレートを観測端子で観測しながら、スルー レートが所望値となるように設定手段を操作する。する と、レプリカゲートは、この設定手段で発生された設定 信号に基づいてスルーレートが設定される。また、出力 回路は、そのスルーレートがレプリカゲートのスルーレ ートと同じ値となるように調整される。

【0009】したがって、この発明によれば、レブリカ ゲートのスルーレート設定で出力回路のスルーレート調 整が完了するのでスルーレート調整は容易である。しか も、レブリカゲートは出力回路と同一構成であるので、 特別複雑な回路製造技術を要しなくて済む。さらに、通 常であれば、製造精度や寄生容量等は、出力回路とレブ リカゲートとで異なるが、出力回路とレブリカゲートと は同一構成で同一半導体基板上にあるため、これらも両 者で同一のものとなり、レブリカゲートのスルーレート 設定で、これらを考慮した出力回路のスルーレート調整

が精度良く行なわれる。

【〇〇1〇】また、請求項2に係る発明は、所定機能を 実現するための内部回路からの信号を半導体基板外部へ の出力信号とするスルーレート調整可能な出力回路を備 えた半導体回路において、前記出力回路と同一構成で、 前記出力回路と同一半導体基板上に設けられたレプリカ ゲートと、前記レブリカゲートのスルーレートを観測す るための観測端子と、前記レプリカゲートにスルーレー ト調整用パルスを供給するためのスルーレート調整用パ 10 ルス供給端子と、前記観測端子で観測される前記レプリ カゲートのスルーレートを設定するための設定信号を発 生させるための設定手段と、を備え、前記レプリカゲー トは、前記設定信号に基づいてそのスルーレートが設定 されると共に、前記出力回路は、そのスルーレートが前 記レプリカゲートのスルーレートと同じ値となるように 調整されるように構成される、ことを特徴とするスルー レート調整可能な出力回路を備えた半導体回路である。 【〇〇11】スルーレート調整用パルス端子から供給さ れたスルーレート調整用パルスが供給されたレプリカゲ ートのスルーレートを観測端子で観測しながら、スルー レートが所望値となるように設定手段を操作する。する と、レプリカゲートは、この設定手段で発生された設定 信号に基づいてそのスルーレートが設定される。また、 出力回路は、そのスルーレートがレプリカゲートのスル ーレートと同じ値となるように調整される。

【〇〇12】したがって、この発明によっても、レプリ カゲートのスルーレート設定で出力回路のスルーレート 調整が完了するのでスルーレート調整は容易である。し かも、レプリカゲートは出力回路と同一構成であるの で、特別複雑な回路製造技術を要しなくて済む。さら に、通常であれば、製造精度や寄生容量等は、出力回路 とレプリカゲートとで異なるが、出力回路とレプリカゲ ートとは同一構成で同一半導体基板上にあるため、これ らも両者で同一のものとなり、レプリカゲートのスルー レート設定で、これらを考慮した出力回路のスルーレー ト調整が精度良く行なわれる。

【0013】また、請求項3に係る発明は、請求項1お よび2のいずれかに記載のスルーレート調整可能な出力 回路を備えた半導体回路において、前記レブリカゲート 40 は、受信したデジタル信号に基づいて抵抗値を変化させ ることによってスルーレート設定が可能に構成され、前 記設定手段は、スイッチ操作に応じて発生されるデジタ ル倡号を前記レプリカゲートに送倡する手段である、こ とを特徴とする。

【〇〇14】この発明によれば、スイッチ操作を行なっ て発生されるデジタル信号をレプリカゲートが受信し、 受信したデジタル信号に基づいて抵抗値を変化させてス ルーレート設定できるので、スイッチ操作により容易に スルーレート調整ができる。

【0015】また、饋求項4に係る発明は、請求項1に

記載のスルーレート調整可能な出力回路を備えた半導体 回路のスルーレート調整方法であって、スルーレート調 登モードを指定して、前記スルーレート調整用パルス発 生手段から前記レプリカゲートにスルーレート調整用パ ルスを供給させ、前記設定手段によって、前記観測端子 で観測される前記レプリカゲートのスルーレートが所望 値となるように設定する、スルーレート調整可能な出力 回路を備えた半導体回路のスルーレート調整方法であ る。

【0016】また、請求項5に係る発明は、請求項2に記載のスルーレート調整可能な出力回路を備えた半導体回路のスルーレート調整方法であって、前記スルーレート調整用パルス供給端子を介して、前記レプリカゲートに前記スルーレート調整用パルスを供給し、前記設定手段によって、前記観測端子で観測される前記レプリカゲートのスルーレートが所望値となるように設定する、スルーレート調整可能な出力回路を備えた半導体回路のスルーレート調整方法である。

【0017】したがって、これら請求項4、5の発明によっても、レプリカゲートのスルーレート設定で出力回路のスルーレート調整が完了するのでスルーレート調整は容易である。しかも、レプリカゲートは、出力回路と同一構成であるので、特別複雑な回路製造技術を要しなくて済む。さらに、通常であれば、製造精度や寄生容量等は、出力回路とレプリカゲートとで異なるが、出力回路とレプリカゲートとは、同一構成で同一半導体基板上にあるため、これらも両者で同一のものとなり、レプリカゲートのスルーレート設定で、これらを考慮した出力回路のスルーレート調整が精度良く行なわれる。

【0018】また、請求項6に係る発明は、所定機能を 実現するための内部回路からの信号を半導体基板外部へ の出力信号とするスルーレート調整可能な出力回路を備 えた半導体回路において、前記出力回路と同一構成で、 前記出力回路と同一半導体基板上に設けられたレプリカ ゲートと、前記レプリカゲートのスルーレートを観測す るための観測端子と、スルーレート調整モードが指定さ れると、前記レプリカゲートにスルーレート調整用パル スを供給するスルーレート調整用パルス発生手段と、前 記観測端子で観測される前記レプリカゲートのスルーレ ートを設定するために、所定変更パターンで変更される デジタル信号を供給するための端子群と、前記所定変更 パターンで変更されるデジタル信号の内、前記レプリカ ゲートのスルーレートが所望値となるように設定するた めのデジタル個号を不揮発的に記憶するメモリと、を備 え、前記レプリカゲートは、前記端子群を介して供給さ れるデジタル信号に基づいてスルーレートが設定される と共に、前記出力回路は、前記メモリに記憶されたデジ タル信号に基づいてスルーレートが調整されるように構 成される、ことを特徴とするスルーレート調整可能な出 力回路を備えた半導体回路である。

【0019】この発明によれば、観測端子でレブリカゲートのスルーレートを観測しながら、所定の変更パターンで変更されるデジタル信号を端子群から供給していき、レブリカゲートのスルーレートを所望値とするデジタル信号をメモリに記憶する。そして、この記憶されたデジタル信号に基づいて、出力回路のスルーレートもこの所望値に調整される。

【0020】また、語求項7に係る発明は、請求項6に記載のスルーレート調整可能な出力回路を備えた半導体 回路のスルーレート自動調整装置であって、前記観測端 子からの観測信号を計測する計測手段と、自動調整に関する制御を行なう制御手段と、を備え、前記制御手段 は、前記スルーレート調整モードを指定して、前記スルーレート調整用パルス発生手段から前記レプリカゲート にスルーレート調整用パルスを供給させ、前記端子群に 供給するデジタル信号を前記所定変更パターンで変更させて、前記計測手段による計測結果が所望値のスルーレートとなるようなデジタル信号を決定し、この決定した デジタル信号を前記メモリに書き込む、ことを特徴とす るスルーレート調整可能な出力回路を備えた半導体回路 のスルーレート自動調整装置である。

【0021】この発明によれば、制御手段は、スルーレート調整用パルス発生手段からレプリカゲートにスルーレート調整用パルスを供給させ、端子群に供給するデジタル信号を所定変更パターンで変更させて、計測結果が所望値のスルーレートとなるようなデジタル信号を決定し、決定したデジタル信号をメモリに書き込むので、出カ回路のスルレート調整を自動的に行なうことができる。

30 【0022】また、請求項8に係る発明は、所定機能を 実現するための内部回路からの信号を半導体基板外部へ の出力信号とするスルーレート調整可能な出力回路を備 えた半導体回路において、前記出力回路と同一構成で、 前記出力回路と同一半導体基板上に設けられたレプリカ ゲートと、前記レプリカゲートのスルーレートを観測す るための観測端子と、前配レプリカゲートにスルーレー ト調整用パルスを供給するためのスルーレート調整用パ ルス端子と、前記観測端子で観測される前記レプリカゲ ートのスルーレートを設定するために、所定変更パター 40 ンで変更されるデジタル信号を供給するための端子群 と、前記所定変更パターンで変更されるデジタル信号の 内、前記レブリカゲートのスルーレートが所望値となる ように設定するためのデジタル信号を不揮発的に記憶す るメモリと、を備え、前記レプリカゲートは、前記端子 群を介して供給されるデジタル倡号に基づいてスルーレ ートが設定されると共に、前記出力回路は、前記メモリ に記憶されたデジタル信号に基づいてスルーレートが調 整されるように構成される、ことを特徴とするスルーレ 一ト調整可能な出力回路を備えた半導体回路である。

○ 【0023】この発明によれば、観測端子でレプリカゲ

ートのスルーレートを観測しながら、所定の変更パターンで変更されるデジタル信号を端子群から供給していき、レプリカゲートのスルーレートを所望値とするデジタル信号をメモリに記憶する。そして、この記憶されたデジタル値に基づいて、出力回路のスルーレートもこの所望値に調整される。

【0024】また、請求項9に係る発明は、請求項8に記載のスルーレート調整可能な出力回路を備えた半導体回路のスルーレート自動調整装置であって、前記観測端子からの観測信号を計測する計測手段と、自動調整に関する制御を行なう制御手段と、を備え、前記制御手段は、前記スルーレート調整用パルス供給端子を介して、前記レプリカゲートに前記スルーレート調整用パルスを供給し、前記端子群に供給するデジタル信号を前記所定変更パターンで変更させて、前記計測手段による計測結果が所望値のスルーレートとなるようなデジタル信号を決定し、この決定したデジタル信号を前記メモリに書き決定し、この決定したデジタル信号を前記メモリに書き込む、ことを特徴とするスルーレート調整可能な出力回路を備えた半導体回路のスルーレート自動調整装置である。

【 O O 2 5 】 この発明によれば、制御手段は、スルーレート調整用パルス供給端子を介して、レプリカゲートにスルーレート調整用パルスを供給し、端子群に供給するデジタル信号を所定変更パターンで変更させて、計測結果が所望値のスルーレートとなるようなデジタル信号を決定し、この決定したデジタル信号をメモリに書き込むので、出力回路のスルーレート調整を自動的に行なうことができる。

【0026】また、請求項10に係る発明は、請求項7 および9のいずれかに記載のスルーレート調整可能な出 カ回路を備えた半導体回路のスルーレート自動調整装置 において、前記制御手段は、さらに、自動スルーレート 調整に関する時間の統計処理を行なって、その結果を出 カ手段に出力させる手段であることを特徴とする。

【0027】この発明によれば、制御手段が、自動スルーレート調整に関する時間、例えば自動調整に要した時間の平均値や総和等の統計処理を行なって出力手段に出力させるので、自動調整工程の管理等に役立つものとなる。

【発明の実施の形態】以下に、本発明の実施の形態を図 面を参照しつつ説明する。

(第1の実施の形態)図1は、本発明の半導体回路の第1の実施の形態のブロック構成図である。この半導体回路は、半導体回路内の所定箇所にクロック供給を行なうクロック生成部3を含み、データ伝送等の所定機能を実現させるための内部回路2と、スルーレート調整可能な出力回路4a、4b、…、4nと、出力回路と同一構成のレブリカゲート6と、クロック生成部3からクロック供給を受けてスルーレート調整モードが指示された時には所定周期の矩形パルスであるスルーレート調整用バル

スをレプリカゲート6に供給するスルーレート調整用パルス発生部5と、スルーレートを設定するためのスイッチ部7とを備えていて、少なくとも出力回路4a、4b、…、4nとレプリカゲート6とが同一の半導体基板1上に形成されている。

【0028】また、出力回路4a、4b、…、4nから 半導体基板外部に信号を出力するための出力端子11 と、レプリカゲート6のスルーレートを観測するための 観測端子9と、スルーレート調整用パルス発生部5にモ 一ド制御信号を供給するためのモード制御端子8とが半 導体回路に設けられている。なお、この構成例では出力 回路を複数個備えた場合について図示しているが、出力 回路は1個以上であれば良く、また、内部回路2の前段 に他の半導体回路からの信号を入力するための入力回路 を備えた構成にしても良い。

【0029】図2は、レブリカゲート6とその周辺部の 回路構成を示した回路図である。なお、本発明において は、レプリカゲート6の構成は、出力回路4a、4b、 …、4nの構成と同一で、両者は同一半導体基板上に形 成される点に特徴がある。これを表現するために図2に おいて、符号6(4a、4b、…、4n)と配してい る。以下においては、レプリカゲート6のみについてそ の内部構成を説明し、出力回路4a、4b、…、4nの 内部構成の説明を省略する。

【0030】レプリカゲート6は、P型MOSトランジスタ103とN型MOSトランジスタ104とを接続したC—MOS回路と、P型MOSトランジスタ104のリース端子と電源ライン(Vcc)との間に設けられた抵抗値設定部100と、N型MOSトランジスタ104のソース端子と接地ライン(gnd)との間に設けられた抵抗値設定部101と、C—MOS回路の出力をそのゲート端子に入力すると共に、そのドレイン端子を抵抗108を介して電源ライン(Vcc)とオープンドレイン接続したN型MOSトランジスタ108とを有し、N型MOSトランジスタ107のドレイン端子には観測端子9が接続されている。なお、C—MOS回路を構成する両トランジスタ103、104の共通接続されたゲートには、図2に示す回路がレプリカゲート6である場合には、スルーレート調整用パルスが入力される。一方、

図2に示す回路が出力回路4a、4b、…、4nである場合には、内部回路2からの信号が入力される。また、図2に示す回路が出力回路である場合には、N型MOSトランジスタ107のドレイン端子には出力端子11が接続される。

【0031】スイッチ部7は、符号110~113、120~123で示される8個の操作スイッチで構成されている。この操作スイッチは、例えばディブスイッチやスプリングシャントで実現可能である。作業員が操作スイッチを操作することによって、そのスイッチに対応する倡号線の電圧レベルが、ハイレベル「H」またはロー

レベル「L」のいずれかに設定されるようになってい る。そして、操作スイッチ110、111、112、1 13に接続された4本の信号線は、レプリカゲート6お よび出力回路4a、4b、…、4nの抵抗値設定部10 0に接続される。また、操作スイッチ120、121、 122、123に接続された4本の信号線は、レプリカ ゲート6および出力回路4a、4b、…、4nの抵抗値 設定部10.1に接続されている。なお、抵抗値設定部1 00によって設定された抵抗値と共に、レプリカゲート 6 (出力回路4a、4b、…、4n)の出力信号の立ち 下がり時スルーレートに寄与する寄生容量を纏めて符号 105の容量素子で表現している。同様に、抵抗値設定 部101によって設定された抵抗値と共に、レプリカゲ ート6(出力回路4a、4b、…、4n)の出力信号の 立ち上がり時スルーレートに寄与する寄生容量を纏めて 符号106の容量素子で表現している。

【0032】図3は、抵抗値設定部101の内部回路構 成図である。この抵抗値設定部101は、4個のN型M OSトランジスタ130、131、132、133を並 列接続し、N型MOSトランジスタ130、131、1 32、133夫々のゲート端子を信号線S1、S2、S 3、S4と接続している。なお、信号線S1、S2、S 3、S4は、夫々操作スイッチ120、121、12 2、123と接続している信号線である。信号線S1、 S2、S3、S4に供給するデジタル信号(1=ハイレ ベル「H」、O=ローレベル「L」) によって図中の端 子A-B間の抵抗値を変化させることができる。例えば [S1, S2, S3, S4 = (1000)] $\geq tht$ N型MOSトランジスタ130のみがオン状態となる。 この時の端子A一B間の抵抗値をRとすれば、例えば [S1, S2, S3, S4 = (1100)], [S1,S2, S3, S4 = (1110) J, S1, S2, S3、S4=(1111)」の端子A-B間の抵抗値は、 夫々、「R/2」、「R/3」、「R/4」となる。こ のようにして、操作スイッチ120~123の操作によ って抵抗値設定部101の抵抗値を変化させることがで き、もってスルーレート(レプリカゲート6(出力回路) 4a、4b、…、4n)の出力信号立ち上がり時)を調 整することができる。

【0033】同様に、図4は、抵抗値設定部100の内 部回路構成図である。この抵抗値設定部100は、4個 のP型MOSトランジスタ135、136、137、1 38を並列接続し、P型MOSトランジスタ135、1 36、137、138夫々のゲート端子を信号線S5、 S6、S7、S8と接続している。なお、信号線S5、 S6、S7、S8は、夫々操作スイッチ110、11 1、112、113と接続している信号線である。信号 線S5、S6、S7、S8に供給するデジタル信号(1 =ハイレベル「H」、O=ローレベル「L」)によって 図中の端子C-D間の抵抗値を変化させることができ

る。例えば「S5、S6、S7、S8= (0111)」 とすれば、P型MOSトランジスタ135のみがオン状 態となる。この時の端子C-D間の抵抗値をRとすれ ば、例えば「S5、S6、S7、S8=(001 1)] . [\$5, \$6, \$7, \$8 = (0001)] . 「S5、S6、S7、S8=(0000)」の端子C-D間の抵抗値は、夫々、「R/2」、「R/3」、「R /4」となる。このようにして、操作スイッチ110~ 113の操作によって抵抗設定部101の抵抗値を変化 10 させることができ、もってスルーレート (レプリカゲー ト6 (出力回路4a、4b、…、4n)の出力信号立ち 下がり時)を調整することができる。

12

【0034】ここで、抵抗値設定部100、101にお いて抵抗値が設定されているものとして、レブリカゲー ト6 (出力回路4a、4b、…、4n)内の動作につい て図2を参照して、より詳細に説明して理解の容易化を 図る。レプリカゲート6(出力回路4a、4b、…、4 n) に立ち上がり信号 (ローレベルからハイレベルへの) 変化信号)が入力された場合、P型MOSトランジスタ 20 103がオフ状態になると共に、N型MOSトランジス タ104がオン状態となる。この時、抵抗値設定部10 1で設定された抵抗値と寄生容量106の積である時定 数で、図中のノードMの電圧が下がっていき、その結 果、N型MOSトランジスタ107がオフ状態となって-観測端子9での電圧がハイレベル(レプリカゲート6 (出力回路4a、4b、…、4n)の出力信号立ち上が り)となる。

【0035】一方、レプリカゲート6(出力回路4a、 4 b 、…、4 n) に立ち下がり信号 (ハイレベルからロ 30 一レベルへの変化信号) が入力された場合、P型MOS トランジスタ103がオン状態になると共に、N型MO Sトランジスタ104がオフ状態となる。この時、抵抗 値設定部100で設定された抵抗値と寄生容量105の 積である時定数で、図中のノードMの電圧が上がってい き、その結果、N型MOSトランジスタ107がオン状 態となって観測端子9での電圧がローレベル(レプリカ ゲート6(出力回路4a、4b、…、4n)の出力信号 立ち下がり)となる。

【〇〇36】このようにして、選択スイッチ11〇~1 40 13、120~123の操作を行なって発生されるデジ タル信号を出力回路4a、4b、…、4nおよびレブリ カゲート6が受信し、受信したデジタル信号に基づい て、スルーレートを調整できるので、スイッチ操作によ り容易にスルーレート調整ができる。なお、例えば、図 5に示すように、a(V)からb(V)までの立ち上が り時間 t r 、b (V) からa (V) までの立ち下がり時 間 t f の夫々が、「c±d (nsec/v)」、「e± f(nsec/v)」なる値となればスルーレートが所 望値となったとしてスルーレート調整を行なえば良い。

50 【0037】さて、図1にて示した半導体回路における

出力回路のスルーレート調整方法について説明する。作業者は、モード制御端子8にハイレベル信号を供給すると、スルーレート調整用パルス発生部5は、スルーレート調整用パルスをレプリカゲート6に供給する。次に、観測端子9を介してレプリカゲート6のスルーレートをオシロスコープ等の波形計測器で測定し、この計測結果が図5に示したような仕様を満足するか否かを判断する。

【0038】満足されていない場合には、作業者は操作スイッチ110~113、120~123を操作する。具体的には、各操作スイッチに接続される信号線の電圧レベルをハイレベルまたはローレベルにする操作を、観測端子9でのスルーレートが仕様を満足するまで行なう。そして、操作スイッチによる操作が完了されて観測端子9でのスルーレートが仕様を満足するものとなった場合には、レプリカゲート6のスルーレート設定が完了される。この時、各出力回路4a、4b、…、4nのスルーレートが、レプリカゲート6のスルーレート設定値と同じくなるように調整される。

【0039】この実施の形態によれば、モード制御端子8にハイレベル信号を供給して、スルーレート調整用パルスをプリカゲート6に供給させ、選択スイッチ110~113、120~123によって、観測端子9におけるスルーレートが所望値となるように設定する。すると、レプリカゲート6は、この選択スイッチ110~113、120~123の操作によって発生されたデジタル信号に基づいてそのスルーレートが設定される。また、出カ回路4a、4b、…、4nは、そのスルーレートがレプリカゲートのスルーレートと同じ値となるように調整される。

【〇〇4〇】したがって、この発明によれば、レプリカゲート6のスルーレート設定で出力回路4a、4b、 …、4nのスルーレート調整が完了するのでスルーレート調整は容易である。しかも、レプリカゲート6は、出力回路4a、4b、 …、4nと同一構成であるので、特別複雑な回路製造技術を要しなくて済む。さらに、通常であれば、製造精度や寄生容量等は、出力回路4a、4b、 …、4nとレブリカゲート6とで異なるが、出力回路とレプリカゲートとは同一構成で同一半導体基板上にあるため、これらも両者で同一のものとなり、レプリカゲートのスルーレート設定でこれらを考慮した出力回路のスルーレート調整が精度良く行なわれる。

【0041】(第2の実施の形態)この実施の形態は、スルーレート調整用パルスを直接、レプリカゲート6に供給してスルーレート調整する点に特徴がある。図6は、この実施の形態の半導体回路のブロック構成図である。図1に示すものと同一の構成要素には、同一符号を付している。図1に示す半導体回路との相違点は、スル

ーレート調整用パルス発生部5を設けず、その替わりに、スルーレート調整用パルスをレプリカゲート6に供給するためのスルーレート調整用パルス供給端子10を設けた点にある。その他、図2乃至図4に示す回路構成等には相違点がない。

14

【0042】さて、図6にて示した半導体回路における出力回路のスルーレート調整方法について説明する。作業者は、スルーレート調整用パルス供給端子9を介してスルーレート調整用パルスをレプリカゲート6に供給する。次に、観測端子9を介してレプリカゲート6のスルーレートをオシロスコープ等の波形計測器で測定し、この計測結果が図5に示したような仕様を満足するか否かを判断する。

【0043】満足されていない場合には、作業者は操作スイッチ110~113、120~123を操作する。具体的には、各選択スイッチに接続される信号線の電圧レベルをハイレベルまたはローレベルにする操作を、観測端子9でのスルーレートが仕様を満足するまで行なう。そして、操作スイッチによる選択が完了されて観測20 端子9でのスルーレートが仕様を満足するものとなった場合には、レプリカゲート6のスルーレート設定が完了される。この時、各出力回路4a、4b、…、4n内の両抵抗値設定部100、101にも同一の抵抗値を設定するための信号が供給されて、各出力回路4a、4b、…、4nのスルーレートが、レプリカゲート6のスルーレート設定値と同じくなるように調整される。

【0044】この実施の形態によれば、スルーレート調 整用パルス供給端子10を介して、レプリカゲート6に スルーレート調整用パルスを供給し、選択スイッチ11 0~113、120~123の操作によって、観測端子 9におけるスルーレートが所望値となるように調整す る。すると、レプリカゲート6は、この選択スイッチ1 10~113、120~123の操作によって発生され たデジタル信号に基づいてスルーレートが設定される。 また、出力回路4a、4b、…、4nは、そのスルーレ ートがレプリカゲートのスルーレートと同じ値となるよ うに調整される。したがって、この実施の形態によって も、第1の実施の形態と同様な効果が得られると共に、 さらに、スルーレート調整用パルス発生部5やクロック 40 生成部3との配線等を設けずに済む。内部回路2側でク ロック生成部3が不要であれば、クロック生成部3自体 を設けなくて済み、スルーレート調整のための回路規模 の増大分はレプリカゲート6やスイッチ部7の分のみと なる。

【0045】(第3の実施の形態)この実施の形態は、出力回路のスルーレートを自動調整する点に特徴がある。図7は、半導体回路200a、200b、…、のスルーレート自動調整ラインを上方から見た模式的説明図である。半導体回路200a、200b、…、が所定間隔で載置されている搬送ベルト300は、図示しないべ

ルト移動制御機構によって移動制御される。後に説明す るスルーレート自動調整装置400は、搬送ベルト30 0の短手方向の一方の端部に近接するようにして配置さ れている。そして、図示しないベルト移動制御機構は、 搬送ベルト300を符号Eで示す方向に移動するように 移動制御しながら、搬送されて行く半導体回路200 a、200b、…、のスルレート調整に必要な端子が、 スルーレート自動調整装置400の対応する箇所に電気 的に接触するような位置で、移動制御を仮停止をして、 所定時間経過後に再度、符号E方向への搬送ベルト30 0の移動制御を行なう。これによって、各半導体回路2 00a、200b、…、がスルーレート自動調整装置4 00によって自動スルーレート調整可能となる。 【0046】図9は、この実施の形態のレプリカゲート 6とその周辺部の回路構成図であり、この実施の形態に おいても、出力回路4a、4b、…、4nは、レブリカ ゲート6と同一構成で、同一半導体基板1上に形成され ている。図9に示す回路と、図2に示す回路との違い は、図2の回路におけるスイッチ部フに替えて、抵抗値 - 設定部100、101に接続される各信号線に対する端 子140~147で構成される抵抗値設定端子群12を 設け、この抵抗値設定端子群12を介して各信号線にデ ジタル信号が供給可能になっている点にある。また、R OM等で構成される不揮発性メモリ14とこの不揮発性 メモリ14からの出力をバッファ動作するバッファ19 とを新たに備えている。なお、このバッファ19は、ハ イインピーダンス制御端子13を介して、ローレベル信 号が供給されるとハイインピーダンス状態となって信号 線と切り離される(通常時はハイレベル信号が供給され でパッファ動作を行なうように構成されている)。 【0047】また、通常時には、書込み制御端子18に ローレベル信号が印加され、インバータ16を介して、 ハイレベル信号が不揮発性メモリ14の読み出し端子 (R:アクティブハイ) に印加されることで、不揮発性 メモリ14内の所定エリア(D0~D7)に記憶されて いるデジタル信号が、バッファ19を介して、信号線に 供給されるように構成されている(図示しないアドレス 端子等に適切な電圧が印加されるように構成されてい る)。また、書込み制御端子18を介して、ハイレベル 信号が不揮発性メモリ14の書き込み端子(W:アクテ ィブハイ)に供給されると、データ端子17を介して与 えられたデジタル信号が上記所定エリア (DO~D7) に記憶されるようになっている。なお、読み出し端子 (R) と書き込み端子(W) との間にはインバータ16 が設けられているため、一方の動作が行なわれる時に は、他方の動作が行なわれないようになっている。 【0048】したがって、レブリカゲート6のスルーレ **一ト設定を行なう際には、ハイインビーダンス制御端子** 13を介して、ローレベル信号を供給して、バッファ1

9を信号線と切り離しておき、後に説明するスルーレー・

ト自動調整装置400が所定変更パターンで変化するデジタル信号(抵抗値設定端子群12に印加する)の内で、所望値のスルーレートとなるようなデジタル信号を決定する。そして、パッファ19と信号線との切り離しを行なった状態で、デジタル信号の不揮発性メモリ14への書き込み動作を行なう。そのためには、書込み制御端子18にハイレベル信号を供給すると共に、データの、クロフ)にデジタル信号を書き込む。そして、書込み制御端子18へのハイレベル信号の供給を停止し、さらにハイインピーダンス端子13を介してのローレベル信号の供給を停止して、パッファ19の信号線との切り離しを解除することにより、不揮発性メモリ14に書き込まれたデジタル信号が、対応する信号線に供給されるようになる。

16

【0049】図8は、スルーレート自動調整装置400のブロック構成図である。このスルーレート自動調整装置400は、半導体回路200a、200b、…、の所定の端子に電気的に接触する端子を備えた端子接触部400と、計測部401と、制御部402と、表示部403と、印刷部404とを有して構成される。端子接触部410には、観測端子9に接触する端子9b、抵抗値設定端子群12に接触する端子12b(図では1個のみ記載)、ハイインピーダンス制御端子13に接触する端子13b、データ端子17に接触する端子17b、書込み制御端子18に接触する端子18b、および、モード制御端子8に接触する端子8bを備えている。なお、この構成は、第1の実施の形態の半導体回路の該当部分を図9の回路で置き換えた半導体回路の自動スルーレート調30整を行なうためのものである。

【0050】次に、図10の制御フローチャート等を参 照して、スルーレート自動調整装置400の制御動作に ついて説明する。搬送ベルト300の仮停止制御によっ て半導体回路200aがスルーレート自動調整対象とな った場合、端子接触部410の端子96、126、13 b、17b、18b、8bの夫々は、半導体回路200 aの観測端子9、抵抗値設定端子群12、ハイインピー ダンス制御端子13、データ端子17、書込み制御端子 18、モード制御端子8と接触する。まず、制御部40 40 2は、端子86を介してモード制御端子8にハイレベル のモード制御信号を供給し (ステップS1000) 、端 子13bを介してハイインピーダンス制御端子13にロ ーレベル信号を供給する(ステップS1002)。この 結果、スルーレート調整モードとなってスルーレート調 整用パルス発生部5によるレプリカゲート6へのスルー レート調整用パルスの供給が開始されると共に、不揮発 性メモリ14が信号線と切り離される。

【0051】次に、端子9bを介して計測部401にて レプリカゲート6のスルーレートが計測されて、制御部 50 402は、この計測結果が仕様を満足するものであると 判断した場合には(Yes)ステップS1005に移行する。一方、これ以外の場合(No)には、計測結果が仕様を満足するまで、所定変更パターンで端子12bに印加するデジタル信号を変更して計測を行ない、仕様を満足させるデジタル信号を決定する(ステップS1003、S1004)。ここで、所定変更パターンでの変更としては、端子140~147に印加するデジタル信号を、例えば「0000111」、「11000011」としていくことが挙げられる。

【0052】次に、制御部402は、端子18bを介し て書込み制御端子18にハイレベル信号を供給し、デー タを書込み可能にして、先に決定したデジタル信号を端 子17bを介してデータ端子17から不揮発性メモリ1 4に供給する(ステップS1005)。この結果、所定 エリアには前記決定されたデジタル信号が不揮発的に記 憶される。なお、デジタル信号を半導体回路200aに 送った後に、書込み制御端子18へのハイレベル信号の 供給を停止する。そして、制御部402は、端子13b を介して供給していたハイインピーダンス制御用のロー レベル信号の供給を停止し(ステップS1006)、端 子8bを介して供給していたモード制御信号の供給を停 止する(ステップS1008)。この結果、バッファ1 9のハイインピーダンス状態が解除され、不揮発性メモ リ14の所定エリアのデータが読み出されて信号線上に 供給されるようになり、スルーレート調整用パルス発生 部5によるレプリカゲート6へのスルーレート調整用パ ルスの供給が停止する。したがって、出力回路4a、4 b、…、4nのスルーレートが、レプリカゲート6で設 定されたスルーレートと同じくなるようにスルーレート の自動調整が行なわれる。

【0053】この実施の形態によれば、観測端子9に接触する端子9bを介してレプリカゲート6のスルーレートを観測しながら、所定の変更パターンで変更されるデジタル信号を抵抗値設定端子群12から供給していき、レプリカゲート6のスルーレートを所望値とするデジタル信号を不揮発性メモリ14に記憶する。そして、この記憶されたデジタル信号に基づいて、出力回路のスルーレートもこの所望値に調整されるので、スルーレートの自動調整を行なう装置とを実現できる。しかも、半導体回路自体は、第1の実施の形態の効果と同様に、特別複雑な回路製造技術を要しなく、レプリカゲート6のスルーレート設定で寄生容量等を考慮した出力回路のスルーレート設定で寄生容量等を考慮した出力回路のスルーレート調整が精度良く行なわれる。

【0054】なお、制御部402が、図示しない内蔵タイマーによってステップS1003、S1004の動作を完了するまでの時間を計測するようにしておき、さらに、これらの平均値や日毎の調整時間の総計を求め、これを表示部403で表示出力させたり、印刷部404に

て印刷出力させたりすることで、製造ライン工程管理の 便宜に供するようにすることもできる。

18

【0055】(第4の実施の形態)この実施の形態は、 図6に示す第2の実施の形態の半導体回路の該当部分を 図9の回路で置き換えた半導体回路の自動スルーレート 調整を行なう点に特徴がある。図11は、この実施の形 態のスルーレート自動調整装置450のブロック構成図 である。図8に示す装置と同一の構成要素には、同一の 符号を付している。図11に示すスルーレート自動調整 10 装置450は、図8に示すスルーレート自動調整装置4 00の端子8bに替えて、スルーレート調整用パルス供 給端子10に接触する端子106を設けている。そし て、図12(a)のステップS1001で示される、端 子10bを介しての調整用パルス供給開始動作と、図1 2 (b) のステップS1007で示される、端子10b を介しての調整用パルス供給停止動作とが、図10を参 照して説明した制御動作における、端子86を介しての モード制御信号(ハイレベル)供給開始(ステップS1 000)と、端子8bを介してのモード制御信号の供給 20 停止 (ステップS1008) に替えて実行され、自動ス ルーレート調整が行なわれる (ステップS1001はス テップS1000に、ステップS1007はステップS 1008に対応する)。

【0056】この実施の形態によっても、スルーレートを自動調整可能な半導体回路と、このスルーレートの自動調整を行なう装置とを実現できる。しかも、半導体回路自体は、第2の実施の形態の効果と同様に、特別複雑な回路製造技術を要しなく、レプリカゲート6のスルーレート設定で、寄生容量等を考慮した出力回路のスルーレート調整が精度良く行なわれる。なお、この実施の形態においても、制御部405が、調整時間等の統計処理を行なってその処理結果を表示部403に表示出力させたり、印刷部404で印刷出力させたりして、工程管理の便宜に供するようにしても良い。

【0057】以上説明したきた本発明の各実施形態に対してはその要旨を逸脱しない範囲内での種々の変形を行なうことができ、例えば、抵抗値設定部100、101を構成する回路のトランジスタのゲート幅を変えて抵抗値に重み付けすること等が考えられる。なお、上述して40 きた半導体回路としては、データ伝送回路やバスドライバ等が挙げられるが、これらには限られない。

り、レブリカゲートのスルーレート設定で、これらを考慮した出力回路のスルーレート調整が精度良く行なわれるという効果が得られる。

【0058】また、本発明の他のものによれば(請求項6万至10)によれば、上記効果に加えて、スルーレートを自動調整可能な出力回路を備えた。半導体回路やこの自動調整を行なうための装置を提供できるという効果が得られる。

【図面の簡単な説明】

【図1】本発明の半導体回路の第1の実施の形態のブロック構成図である。

【図2】レプリカゲート6(出力回路4a、4b、…、4n)とその周辺部の回路図である。

【図3】抵抗値設定部101の内部回路構成図である。

【図4】抵抗値設定部100の内部回路構成図である。

【図5】スルーレートの説明図である。

【図6】本発明の半導体回路の第2の実施の形態のブロック構成図である。

【図7】半導体回路200a、200b、…、のスルー レート自動調整ラインの模式的説明図である。

【図8】第3の実施の形態のスルーレート自動調整装置400のブロック構成図である。

【図9】第3の実施の形態のレプリカゲート6(出力回路4a、4b、…、4n)とその周辺部の回路図である。

【図10】第3の実施の形態のスルーレート自動調整装置400の制御動作を説明するためのフローチャートである。

【図11】第4の実施の形態のスルーレート自動調整装置450のブロック構成図である。

【図12】第4の実施の形態のスルーレート自動調整装置450の制御動作を説明するためのフローチャートである。

【符号の説明】

- 1 半導体基板
- 2 内部回路

3 クロック生成部

4 a 、 4 b 、 … 、 4 n 出力回路

5 スルーレート調整用バルス発生部

20

6 レプリカゲート

7 スイッチ部

8 モード制御端子

9 観測端子

10 スルーレート調整用パルス供給端子

11 出力端子

10 12 抵抗值設定端子群

13 ハイインピーダンス制御端子

14 不揮発性メモリ

16 インパータ

17 データ端子

18 書込み制御端子

19 バッファ

100 抵抗値設定部

101 抵抗値設定部

103 P型MOSトランジスタ

20 104 N型MOSトランジスタ

105 寄生容量

106 寄生容量

108 抵抗

. 107 N型MOSトランジスタ

110、111、112、113 選択スイッチ

120、121、122、123 選択スイッチ

200a、200b 半導体回路

300 搬送ベルト

400 スルーレート自動調整装置

30 401 計測部

402 制御部

403 表示部

404 印刷部

405 制御部


410 端子接触部


450 スルーレート自動調整装置


[図3]

【図5】


[図12]









【図7】




[図8]




[図9]



【図10】



【図11】



【手続補正書】

【提出日】平成11年10月19日(1999.10.

~ 19)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 スルーレート調整可能な出力回路を備 えた半導体回路およびその調整方法ならびに自動調整装

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.